

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-261613

(43)Date of publication of application : 03.10.1997

(51)Int.Cl.

H04N 7/16

H04N 5/95

(21)Application number : 08-070227

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 26.03.1996


(72)Inventor : NAITO HIROYUKI

(54) DATA RECEPTION/REPRODUCING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce distortion in voice/image due to jitter caused on a communication channel without increasing the capacity of a reception buffer.

SOLUTION: This device is provided with a reception buffer 3 storing data received by an interface circuit 1, a clock generating circuit 10 generating an operating timing signal of a buffer write control circuit 2, a reproduction circuit 5 reproducing a signal based on data read by a buffer read control circuit 4 in an independent timing of that of the buffer write control circuit 2. Then a recovery clock generating circuit 23 receives an operating timing signal from a clock frequency decision circuit 22 that decides a read timing of the buffer read control circuit 4 so that an available residual capacity of the reception buffer 3 is within a predetermined range (about 1/2) based on a measured value of a residual capacity measurement circuit 21 and applies a recovery clock signal to the buffer read control circuit 4 and the reproduction circuit 5 and the clock speed is selected to be a standard speed, a faster speed (in the case of higher residual capacity) or a slower speed (in the case of lower residual capacity) depending on the buffer residual capacity.



LEGAL STATUS

[Date of request for examination]

10.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

試料記号	片内整理番号	F I	技術表示箇所
(51)IntCl [*]			
H 0 4 N	7/16	H 0 4 N	A
5/95		5/95	


(21) 出願番号	願平8-70227	(71) 出願人	000008013 三菱電機株式会社
(22) 出願日	平成8年(1996)3月26日	(72) 発明者	東京都千代田区丸の内二丁目2番3号 内藤 博之
			東京都千代田区丸の内二丁目2番3号 三
		(74) 代理人	三菱電機株式会社内 伊国士 高田 金雄 (外3名)

(54)【発明の名称】データ受領再生装置

(57) 【要約】(修正有)

【課題】 受信バッファの容量を増やさずに、通信路上で発生するジッタによる音声／画像の歪みを軽減する。

【解決手段】 インタフェース回路 1 により受信したデータを書き込む受信バッファ 3 と、バッファ書き込み制御回路 2 の動作タイミング信号を発生するクロック生成回路 10 と、バッファ書き込み制御回路と独立したタイミંગ回路で読み出すバッファ読み出し制御回路 4 により読み出されたデータに基づき信号を再生する再生回路 5 と、再生量計測回路 21 の計測値に基づき、受信バッファ 3 の利用可能な残量が予め定められた閾値内 (1/2 程度) にあるようにバッファ書き込み出し制御回路 4 の読み出しタイミングを定めるクロック周波数決定回路 22 により、動作タイミング信号を発生してバッファ読み出し制御回路 4 及び再生回路 5 とは接続する再生クロック生成回路 23 を備え、再生回路 5 とは接続する再生クロック速度を調整、増大し、減小 (増量小) に調整する。



【特許請求の範囲】

【請求項1】 通信回路を介してデータを受信するインタフェース回路と、前記インタフェース回路により受信したデータを受信する受信バッファと、前記受信バッファに書き込まれたデータに基づいてデータを前記受信バッファに書き込むバッファ書き込み制御回路と、前記バッファ書き込み制御回路の動作タイミング信号を発生する第1のクロック生成回路と、前記受信バッファからデータを、前記受信バッファ書き込み制御回路と独立したタイミングで読み出すバッファ読み出し制御回路と、前記バッファ読み出し制御回路により読み出されたデータに基づき信号を再生する再生回路と、前記受信バッファに書き込まれたデータに基づき信号を再生する再生回路と、前記受信バッファの利用可能な残量を計測する残量計測回路と、前記残量計測回路の計測値に基づき、前記受信バッファの利用可能な残量が予め定まられた範囲内にあるように前記バッファを読み出し制御回路の読み出しタイミングを定めるクロック周波数決定回路と、前記クロック周波数決定回路の出力に基づき動作タイミング信号を発生して前記バッファを読み出し制御回路及び前記再生回路に供給する第2のクロック生成回路とを備えたデータ受信再生装置。

【請求項2】 前記クロック周波数決定回路は、前記バ
ッファから読み出し制御回路の読み出し速度が予め定められ
た範囲を越えたとき、その旨を報知する報知信号を発生
することを特徴とする請求項1記載のデータ受信再生装
置。

【請求項3】 前記残量計測回路による前記受信パツ
 アの残量を予め定められている量と比較するとともに、
 この比較結果に基づきデータを送信する相手側装置の送
 信タイミングを変更させるコマンドを通信回路を介して
 相手側装置へ送信する制御コマンドを発行判断/実行回路を備えたこと
 とを特徴とする請求項1記載のデータ／受信回路生装置

【請求項4】 制御パラメータを記憶する制御パラメータ記憶回路を備え、前記制御コマンド実行部／実行回路は、前記制御パラメータの差違により前記指令制装素を制御するは、前記コマンド中の定数に、この決定された時間と、前記前記制御パラメータ記憶回路に記憶するとともに、前記前記制御パラメータ記憶回路に記憶された制御パラメータに基づき前記コマンド中の定数に置き換えたタイミングを制御することとを特徴とする構成図に示される一タ受信再生装置。

【請求項5】 前記データの受信が不連続であるかどうかを検出する不連続データ検出回路を備え、前記クロックから検出される不連続データ抽出回路の検出出力に基づき、前記データの受信が連続的か不連続的な結果に基づき、前記データの受信が連続的かつ不連続の場合に於いて、前記不連続データ抽出回路の検出したタイミングに対して前記バッファ群読み出し制御回路の読み出しタイミングを切り換えることを特徴とする請求項1記載のデータ受信再生装置。

【請求項6】 データとともに受信側の再生タイミングを送信側のタイミングにあわせるためのタイミング信号を前記通信回路を介して受信する場合において、前記タイミング信号は、前記送信側のロック周波数決定回路に代えて用いられ、前記受信側のロック周波数決定回路に代えて用いられる。

回路の計測値に基づき、前記受信バッファの利用可能な容量が予め定められた範囲内にあるように前記通信回路を介して受信されたタイムスロット番号を分離するクロック分周レート決定回路と、前記スロットのクロック生成回路に代えて用いられ、前記クロック分周レート決定回路の出力に基づき動作タイミング信号を発生して前記バッファ読み出し制御回路及び前記再生回路に供給するバッファ読み出し信号生成回路とを備えたことを特徴とする請求項1乃至請求項5いずれかに記載のデータ受信再生装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ネットワーク通信路を通じてディジタルオーディオ／ビデオデータを受信し再生するデータ受信再生装置に関するものである。

[0002]

【従来の技術】近年、マルチメディア等において、ネットワークを經由してオーディオ・ビデオ（以下、単に「A/V」とも記す）などの連続データを通信することが試みられている。このように、ネットワークを介してデータを受け、受信側でリアルタイムに再生を行うような場合、送信側と受信側の動作クロックが別系統にならざるを得ず、同期が完全にされないことに起因する再生オーディオ・ビデオ像のズレが発生するという問題がある。

【0003】この問題の単純な解決法として古くから用いられているものは、最初に必要とするデータ全部を受信側バッファに蓄積し、データ転送完了後に受信側端末のクロックでバッファから読み出し、再生するという手法である。図1にこの手法による従来例のディジタルオーディオデータ受信再生装置を示す。

【0004】この図において、ネットワークインタフェース出力1はネットワーク通信路からディジタルオーディオ/ビデオデータを受信する。バッファき込み制御回路2は、ネットワークインタフェース回路1からデータ1 aを受け、これをネットワークインタフェース回路1からのデータき込み制御信号1 bに基づきき込み制御バッファ3に書き込む。バッファ読み出し制御信号5 cに基づき受信バッファ3のデータを読み出し出力する。この図において、読み出されたデータは4 aである。A/V再生回路5はデータ4 aを受けて再生ビデオ出力信号5 a及び再生オーディオ出力信号を出力する。発振器10はネットワークインタフェース動作クロック10 aを発生し、ネットワークインタフェース回路1に供給する。発振器11はA/V再生タイミングクロック11 aを発生し、A/V再生回路5に供給する。

【0005】この図からわかるように、ネットワークインターフェイス回路1及びバッファき込み制御回路2は、発振器10が発生するクロックにより動作する。ま

て許容できない歪みが現れる。特にディジタルオーディオ/ビデオデータを受信側でモニタリングしながら媒体に記録するような用途では、データ中断や欠落は致命的なエラーである。

(2) 送信側で同期信号を多重化し、受信側でそれに従って同期させる方法も効果的であるが、一般的に受信側同期回路の同期精度は非常に小さく、ネットワーク内で同期信号を送信するジッタによる影響を取り除けない可能性がある。近年ではネットワーク側でジッタを抑える試みがある。また、前記クロック周波数決定回路は、再生速度が変化しないような周波数配分とし、再生速度の変動が視聴者にわかりにくい範囲にとどめる。以上の動作により、受信バッファが空になることを防ぎ、結果として再生オーディオ/ビデオの中断を防ぐ。

(3) ネットワークの経路中で発生するデータ廃棄などエラーに対する耐性向上も必要である。

[0013] 本発明の目的は、使用するバッファの容量をできるだけ増やせずに上述のジッタやデータデータの中断や欠落を防ぐことのできるデータ受信再生装置を提供することにある。

[0014]

【課題を解決するための手段】請求項1に係るデータ受信再生装置は、通信回線を通じてデータを受信するインタフェイス回路と、前記インタフェイス回路により受信したデータを蓄える受信バッファと、前記インタフェイス回路により受信したデータを前記受信バッファに書き込むバッファ書き込み制御回路と、前記受信バッファに書き込み制御回路の動作タイミング信号を発生する第1のクロック生成回路と、前記受信バッファからデータを、前記受信バッファ書き込み制御回路と独立したタイミングで読み出すバッファ読み出し制御回路と、前記受信バッファに書き込み制御回路により読み出されたデータに基づき信号を再生する再生回路と、前記受信バッファの利用可能な残量を計測する残量計測回路と、前記残量計測回路の計測値に基づき、前記受信バッファの利用可能な残量が予め定められた範囲内にあるように前記受信バッファを読み出し制御回路の読み出しタイミングを定めるクロック周波数決定回路と、前記クロック周波数決定回路の出力に基づき動作タイミング信号を発生して前記受信バッファを読み出し制御回路に供給する第2のクロック生成回路とを備えたものである。

[0015] 前記残量計測回路は、例えば、前記受信バッファに対して供給される前記受信バッファ書き込み制御回路のアドレス信号及び前記受信バッファ読み出し制御回路のアドレス信号に基づき、受信バッファの残量を数段階で測定することにより残量値を出力する。前記クロック周波数決定回路は、この残量値から最適なクロック周波数を決定する。ここで最適とは、前記受信バッファがオーバーフローせず、また、完全に空にならないような状態をいう。例えば、前記受信バッファの最適な未使用の領域

が十分に速い場合を想定しており、しかもバッファ読み込み速度を当該装置内で容易にコントロールできるという特性がある。この特性により、バッファから一定速度で読み出される場合に対し、バッファ残量が少なくなるとCD-ROMからバッファから読み出し速度より速く再生速度を供給し、バッファ残量が多くなるとCD-ROMからのデータ供給タイミングを遅らせるといった簡単な手法でこれを実現している。したがって、この従来技術は速度制御対象の瞬間的な速度を一定に保つ必要のないデバイスを前提とし、この種のディジタルオーディオ/ビデオデータ受信再生装置には適用できない。仮に適用したとしても、ビデオ再生速度は一定でなければならないのに、所望の再生速度よりも常に速いか遅いかいづれになり、かえってビデオ再生品質を劣化させてしまう。

[0010] また、近年では、高速同期ネットワークやATMネットワークなど信頼性が高くデータ転送レートも保証されるようなネットワークを使用し、送信側端末と受信側端末との同期をとるために、送信側で転送データに同期信号を多重化し、受信側でこの同期信号を元にPLI/L回路などで再生クロックの位相同期をとるなら、理論的には受信側バッファを不要にでき、データ再生要求から再生開始までのレスポンスタイムも限りなくゼロに近づけられる。

[0011] しかし、このような高信頼ネットワークでも、現状の技術では限内で発生するジッタをゼロに抑えることはできない。そこでネットワークを用いたオーディオ/ビデオ通信に関する標準化を行っている団体は、ネットワーク側で発生するジッタをある範囲内に抑えて受信側でその範囲のジッタを吸収できるように設計されるように提唱しつつあるが、公衆網など多数のノッチ交換機を介した場合の通信においてはジッタの平穏がついては不透明な部分が多い。さらに、前記の再生クロック生成回路方法においては一般的にジッタ許容量が少ない。予想を超えたジッタが発生して受信側のクロック同期回路の許容範囲よりも大きくなった場合、情報の遅延や損失を引き起こされ、結果として再生オーディオ/ビデオ像において許容できない歪みとして現れることになる。

[0012]

【発明が解決しようとする課題】以上のように、ネットワークを經由した情報通信では、送信側端末と受信側端末間の情報伝送の際同期をとるための直接的な手段が存在しない。このため次のような問題が生じている。(1) 送信側と受信側の動作クロックが完全に同期がとれないままオーディオ/ビデオなどの連続的なデータが長時間にわたって転送した場合、必ず同期ずれによるデータの中断や欠落というオーディオ/ビデオ提示において

た、バッファ読み出し制御回路4及びA/V再生回路5は、発振器11が発生するクロックにより動作する。すなわち、ネットワークインタフェイス回路1及びバッファ書き込み制御回路2とバッファ読み出し制御回路4及びA/V再生回路5とのタイミングは独立している。

[0006] ディジタルオーディオ/ビデオデータの受信を終了すると、ネットワークインタフェイス回路1はデータ読み込み完了信号1cをA/V再生回路5に対して出力する。これを受けてバッファ読み出し制御回路4及びA/V再生回路5が受信バッファ3からデータを読み出すとともに再生処理を行う。

[0007] この図の従来の装置による送信側と受信側のクロックが完全に非同期化できるため、ビデオ再生に必要なデータ転送速度よりも低速なネットワークや転送速度が保証されないようなネットワークにも確実に対応できる。しかし、受信バッファ3のために膨大なバッファ容量を確保しなくてはならないこと、また、再生を開始するまでに相当な時間がかかるという問題がある。例えば、6Mビット/秒で記録されたオーディオ/ビデオデータ2時間分を前記の方法によって行おうとした場合、120Mビット/秒でデータ転送が行える高速ネットワークの帯域をすべて使用して得たとしても、データ再生要求から再生開始までのレスポンスタイムは6分かかり、受信バッファは5.4Gバイトの容量が必要となる。このようにわざわざ大きな受信バッファ3を備えると、受信側端末に大幅なコストアップを招くのは明白である。また、バッファ容量以上のデータは再生できないという欠点もある。

[0008] このような欠点をなくするため、高速なネットワーク通信を介してディジタルオーディオ/ビデオデータを受信しリアルタイムに再生する、ビデオ・オン・デマンドのような用途においては、受信バッファを必要最小限だけ用意し、受信バッファ中のデータ残量を一定量に保つような制御機能を付加する方法が考えられる。このような受信バッファ残量制御方法を適用した例として、特開平5-210462号公報に開示されたものがある。これに示された技術は、CD-ROMなどのシーケンシャル媒体からデータを読み出しバッファに書き込まれる際、バッファ残量が1/2より多いか少ないかに応じて、バッファへの読み込み速度及びシーケンシャルデータからの読み出し速度を速めたり遅めたりするものであり、これにより、バッファ残量を1/2付近に維持できる。

[0009] しかしこの速度制御方法は、本来所望する速度よりも若干遅めの速度と若干遅めの速度のみを切り替えて使うものであり、これをそのままオーディオ/ビデオ再生速度制御に適用した場合、常に再生速度が揃らずに多少の不都合が生じてしまう。また、この従来技術は、バッファからの読み出し速度に対してバッファへの読み込み速度(CD-ROMの読み出し速度)

域(残量)が予め定められている場合、この領域がほぼ一定になるようにクロック周波数は制御される(例えば、バッファ残量が一定レベル以下になった場合に比較的大きく再生速度を低下させるようにする)。したがって、このクロック周波数は、送信側の装置の送信速度であるいは通信回線の容量、前記再生回路の処理能力あるいは再生されたビデオ/オーディオを利用する視聴者による制約(例えば一時停止、早送り、巻き戻し)等により変化する。また、前記クロック周波数決定回路は、受信バッファ残量が中心近くにある時は、なるべく再生速度が変化しないような周波数配分とし、再生速度の変動が視聴者にわかりにくい範囲にとどめる。以上の動作により、受信バッファが空になることを防ぎ、結果として再生オーディオ/ビデオの中断を防ぐ。

[0016] 請求項2に係るデータ受信再生装置は、前記クロック周波数決定回路が、前記バッファ読み出し制御回路の読み出し速度が予め定められた範囲を越えたとき、その旨を報知する報知信号を発生するものである。

[0017] 前記クロック周波数決定回路は、クロック周波数に連動してある一定レベルよりも速いクロックや遅いクロックを出力した場合に前記報知信号を発生する。この報知信号は、プザ等により音響的に利用される。警告表示やテレビ画面上的表示により視覚的に利用される。なお、前記報知信号によりクロック速度の変動を補償するようにすれば視聴者の不快感を軽減することができ、つまり、再生速度を遅くしていることを視聴者に知らせるための表示器を点灯させ、不快感を軽減する。反対にバッファ残量が一定レベルを超えた場合には、通常よりも再生速度を速くするようにすることで、バッファがあふれることを防ぎ、結果として再生オーディオ/ビデオデータの欠落を防ぐとともに、再生速度を速くしていることを視聴者に知らせるための表示器を点灯させ、不快感を軽減する。

[0018] 請求項3に係るデータ受信再生装置は、前記残量計測回路による前記受信バッファの残量を予め定められている量と比較するとともに、この比較結果に基づきデータを送信する相手側装置に送信タイミングを変更させるコマンドを通信回線を介して送信する制御コマンドを発行制御/実行回路を備えたものである。

[0019] 前記制御コマンドを発行制御/実行回路は、例えば、受信バッファのオーバーフロー制御にネットワークのトラフィック制御パケットを利用している。

[0020] 請求項4に係るデータ受信再生装置は、制御パラメータを記憶する制御パラメータ記憶回路を備え、前記制御コマンドを発行制御/実行回路は、前記コマンドの送信により前記相手側装置を制御するために要する時間を測定し、この測定された時間を前記制御パラメータ記憶回路に記憶するとともに、前記制御パラメータ記憶回路に記憶された制御パラメータに基づき前記コマンドを送信するタイミングを制御するものである。

(5)

【0021】請求項1に係るデータ受信再生装置は、前記データの受信が不連続であるかどうかを検出する不連続データ検出回路を備え、前記クロック周波数決定回路は、前記不連続データ検出回路の検出結果に基づき、前記データの受信が連続的か不連続的かにより前記バッファ読み出し制御回路の読み出しタイミングを切り換えるものである。

【0022】前記クロック周波数決定回路は、例えば、連続受信時のクロックを定めるための第1のテーブルと、不連続受信時のクロックを定めるための第2のテーブルとをもち、これらに著しい分けず、すなわち、連続受信時には通常のクロック速度のタイミング信号を生成し、不連続受信時には、通常よりも低いタイミング信号を生成する。

【0023】請求項6のデータ受信再生装置は、受信側の再生タイミングを送信側のタイミングにあわせるためのタイミング信号を前記送信側へ介して受取る場合において、前記クロック周波数決定回路に代入して用いられ、前記量子量計測回路の計測値に基づき、前記受信バツファの利用可能な量子量を予め定められた範囲内にあるよゝうに前記送信側へ介して受得せられたタイミング信号を分周するクロック回路に代入して用いられ、前記クロック分周レバツファを発生する出力に基づき動作タイミング信号を発生して前記バツファ読み出し制御回路及び前記再生回路に供給するバツファ読み出し信号生成回路とを備えたものである。

[0024]

【発明の実施の形態】

以下、本発明による発明の実施の形態1について図1～図6を用いて説明する。図1は、発明の実施の形態1の構成ブロック図である。図1の装置は、送信側端末と受信側端末内部クロックタイミングでディジタルオーディオ/ビデオデータをリアルタイム再生する装置である。

【0025】ネットワークインターフェイス回路1は、ネットワーク通信路を介して、図示しない送信側端末から送信されたディジタルオーディオビデオ多重データを受信して不連続データ抽出回路51に出力する。また、ネットワークインターフェイス回路1はデータ書込に、ネットワークインターフェイス回路1はデータ書込制御信号1bを生成して不連続データ抽出回路51に出力する。

【0026】不連続データ検出回路51は、入力されたオーディオ/ビデオ多重化データaの連続性をチェックする。不連続データが検出されない場合、そのままパッファ書き込み回路2に出力する。この出力がオーディオ/ビデオ多重化データ51aである。また、不連続データが検出回路2に出力する。この出力がオーディオ/ビデオ多重化データ51bである。また、不連続データ検出回路51はデータ書き込み制御信号51bを生成してパッファ書き込み回路2に出力する。また、

た、不連続データ検出回路51は不連続データ検出信号51c、51dを生成して後述のA/V再生クロック周波数決定回路22及び後述の制御コマンド発行判断／実行回路41に出力する。

【0027】バッファ書き込み回路2は、受信データを、受信バッファ3に一旦書き込む。また、バッファ書き込み回路2は受信バッファ書き込みアドレス情報出力信号2aを生成して後述のバッファ残量計測回路21に出力する。

【0028】バッファ転出制御回路4は、後述のA/V再生回路5が出力するデータを読み出し制御信号5cに基づき受信バッファ3の内部を読み出しオーディオ/ビデオ多重化データとして出力する。なお、データ読み出し制御信号5cはA/V再生回路動作クロック23aと同じ、あるいは相当するものである。A/V再生回路5は、後述のA/V再生クロック生成回路23が出力するA/V再生回路動作クロック23aに基づきデータ4aを受けて、オーディオおよびビデオデータに分離及びデコードを行い、再生ビデオ出力信号5a及び再生オーディオ出力信号5bを出力する。これらの信号は、図示しないビデオ表示装置およびオーディオ出力装置を介して視聴者へと伝えられる。

【0029】発振器10はネットワークインタフェース動作クロック10aを発生し、ネットワークインタフェース回路1に供給する。発振器12はA/V再生回路動作クロック11aを発生し、A/V再生回路5に供給する。発振器10は、送信側未用クロックを発生し、発振器12は受信側未用クロックを発生する。これらクロックは互いに独立している。

【0030】残量計測回路21は、バッファ書き込み回路2とバッファ読み出し回路4の出力を観測することによりバッファ残量を算出し、該回路のバッファ残量値出力番号21aとしてクロック信号を決定回路22へ出力する。また、残量計測回路21は、バッファ残量過多／過小指示信号21bを生成して制御コマンド発行判断／実行回路41に出力する。

【0031】A/V再生クロック周波数決定回路22は、バッファ残量計測回路21からの残量入力値21aに基づき一定の重みをつけて割り出したクロック値出力値22aの周波数値をクロック生成回路23へ入力する。A/V再生クロック生成回路はプログラマブルなクロックジェネレータ回路、クロック値出力値23aに基づきクロック出力23aを生成し、A/V再生回路5へ出力する。

【0032】制御コマンド発行判断／実行回路41は、バッファ残量が所定量より小さいオアパフロー直前の危険状態になったときに送信制御未対してセル送信速度暫時低下コマンドを発行するように動作し、反対に残量が所定量以上のアンダーパフロー直前の危険状態になったときにセル送信速度暫時増加コマンドを発行するように動作する。

に動作する。この制御出力 41a はネットワークインタ
ーフエイス回路 1 に入力される。

【0033】制御パラメータ配役回路42は、導通試験用のOAMセルを利用してコマンド制御にかかる時間を測定し、この測定結果を制御コマンド発行判断/実行回路41のコマンド発行タイミングの判断パラメータとして記憶する。

【0034】次に動作について説明する。この発明の実施の形態において、バッファの読み込み速度とバッファからの読み出し速度（ビデオ再生速度）は同一であることが前提であり、しかも、バッファへの読み込み速度はネットワークに依存する。したがって、装置内部で閉じた速度制御は困難である。この発明の実施の形態においては、これらの点を考慮しつつ、ビデオ再生速度が瞬間的にも一定に保つようにしている。すなわち、バッファが読み出し速度（ビデオ再生速度）の制御を、バッファからの読み出しクロック周波数を変更することにより行い、かつ制御増幅をきめ細かく行うことにより通常時はビデオ再生速度を変化させず、一方、ネットワーク側で一定量を超えるジッタが発生した場合にのみ再生速度を変化させる。このように、通常時のビデオ再生速度を劣化させずにこの種のジッタに対する耐性は、バッファ読み込みクロック不慮のジッタに対する耐性は、バッファ読み込みクロッククロスの削除/挿入する方法では実現が困難である。

【0035】まず、パッファ残量計測回路21の動作について図2及び図3に基づき説明する。図2は、パッファ残量計測回路21の構成例である。また、図3は、パッファ残量を8段階に区分したときのパッファ残量計算例を示す。残量計測回路21は、パッファ書き込み制御回路22内にある書き込みアドレスポインタ101のMSB側4ビットと、パッファ読出制御回路4内にある読み出しアドレスポインタ102のMSB側4ビットを取り出して8段階のパッファ残量値21aを出力することを目的とする。ここでは16ビットx16ビットの事を考えて記入したマップテーブル比較の方法を用いて、パッファ残量計測回路21aを構成する。すなわち、パッファ残量計測回路21は、パッファ残量計測回路(16ビットx16ビットマトリクス比較テーブル)には、書き込みアドレス側に読み出しアドレス側の7つのアドレスの区画に対応した残量を予め計算し、データポインタが各事象ごとに格納されている。そして、残量計測回路21には、前述の書き込みアドレスポインタ101のMSB側4ビットと読み出しアドレスポインタ102のMSB側4ビットの信号線が接続されている。なお、アドレスポインタ101、102のMSBを用い

たのは受信バッファの残量の概略を求めるためである。正確な残量を求めるときにはビット数を増やせばよいし（例えば全てのビットを使用する）、さらにおおまかに残量を求めるだけならビット数を減らしてもよい。また、MSBに限らず他のどの部分を用いてもよい。

【0036】図3は、予め計算された残量と残量出力値

2.1 a)との対応例を示す。きだみアドレスポインタ
01のMSB側4ビットと読み出しアドレスポインタ1
02のMSB側4ビットとを比較すれば、受信バッファ3
3の残量がいくらか容易に判明する。この残量が図
左側の計算残量に対応する。図3は残量0から全が残
量の範囲を8分割したものであり、残量0が出力値0
0に対応し、全てが残量が出力値111に対応する。こ
れらの中間の残量は01~110にそれぞれ対応す
る。なお、8分割に限らず4、16、32、...ある
いは任意の整数でもよいのは言うまでもない。

【0037】A/V再生クロック周波数決定回路22の動作について説明する。A/Vクロック周波数決定回路22には、図4に示すような入力値と出力周波数との対応表が予め格納されている。図4の左欄の入力値は、図3の右欄の出力値に相当する。クロック周波数決定回路22では、出力値21aが入力されると、あらかじめ与えておいた図4の対応する周波数値がマッピングされておき、このマッピング結果に基づき、A/V再生クロック周波数決定回路22は所定のクロック値出力信号22aを発生してクロック生成回路23に出力する。

【0038】本発明の実施の形態では、図4に示すように、中心周波数を6.00MHzとし、隣り合ったブロック同士のクロック周波数の比をそれぞれ、中心部分から外縁に0.3%、0.3%、0.3%、1%、1%としてあり、パツファ残量が中心部分にあるときはクロック変動を少なく、残量が一定量より少なくなるときは場合によってはパツファ制御に重点を置いてクロック変動量を多くする、といったきめ細かな制御が可能とする。

【0039】なお、この制御方法によると最大時刻クロック変動量は2%であるが、中心部分と末端部分でのクロックの値の差を比較すると3.3%となる。この値は、日経エレクトロニクス1995.11.6 (No. 644) 8) p. 175～p. 188 「TCP/IPを拡張してネットワークに音声と動画の同期制御はソフトウェアで実行」中に記述されているように、音声の再生速度を調整のために変えられていると3%ほどの変化でもかなり不自然に聞こえてしまう、という記述から推定して、かなり不自然な値となるはずであるが、本発明によれば、悪影響は2%であり、なおかつこの値はネットワーク側のジッタが頻繁に発生しなければ使われない値であることから、視聴者が感じる再生速度の変動量を抑えながらバッファ残量制御効果を上げることができる。

【0040】しかし、前記の発明の実施の形態において、クロック周波数23aが著しく変化した場合、前記の発明の実施の形態においては1%、2%の変動量をもってクロックが理由なく変更され、前記記事記載の3%の変動量に近いため視聴者が不快感を感じはる。そこで本発明の実施の形態では、クロック周

は、情報欠落を発生した時点で、欠落部分からの再送を要求する方式であり、本発明の実施の形態においては、図1に示す不連続データ検出回路51、制御コマンド発行判断/実行回路41およびネットワークインターフェース回路1で実現している。図1に示す受信再生端末にて、ディジタルオーディオ/ビデオストリームデータ中に不連続データが検出されると、不連続データ検出回路51で以後のデータがバッファ書き込み制御回路2へ送られるのをストップされるとき、制御コマンド発行判断/実行回路41へ不連続データ検出要求コマンドと再送要求データの巡回カウンタ値が伝えられ、制御コマンド発行判断/実行回路41はすばやく、あらかじめ与えられていた制御用のパスを通じて送信側端末へエラーコマンドを送信し、送信側端末では前記g o - b a c k - N方式に基づいて欠落データからのデータ再送を開始する。要求した再送データが不連続データ検出回路に到着以後は、バッファ書き込み制御回路へのデータ転送が再開される。

【0044】以上は通常用いられている訂正手順とほぼ同じであるが、このままではエラー訂正による欠落データの再送まで受信バッファ3へのデータ書き込みがされないことにより、バッファ内残データの消費速度が通常時よりも速まり、そのままではデータの欠落が起こりやすくなることから、結果として再生オーディオ/ビデオの途切れを生じやすくなるという欠点があった。そこで、本発明においては図1の不連続データ検出回路51の不連続データ検出信号51cをクロック周波数決定回路22に入力し、図6に示した2倍に拡張し、図6に示すようにエラー訂正時のモードを設けることにより、この欠点による影響を軽減した。図6では図3のデータブルアドレスの上位ビットに通常時/エラー発生時信号を入力して実現した例を示している。

【0045】以上のようにこの発明の実施の形態1の装置によれば、バッファ残量計測回路によりバッファ残量を計測し、この計測結果に基づきA/V再生クロック周波数決定回路が適切にデータ読み出しクロック周波数を決定するので、使用するバッファの容量を増やせずに、高速なネットワーク通信路を介してディジタルオーディオ/ビデオデータを受信してこれをリアルタイムに再生することができ、したがって、ジッタやデータエラー発生、起因する音声/画像の歪みを軽減することができる。また、A/V再生クロック周波数決定回路が、再生周波数が著しく変化している信号を出力するので、視聴者の不快感を軽減可能である。また、制御コマンド発行判断/実行回路が受信側からOAMセルにセル送信タイミングの一時変更コマンドを載せて送信し、送信側である一定期間でバグバ c a c k - N方式で再送を行うことが可能である。本発明の実施の形態1と同様の効果を得るための回路を付加したものである。ただし、再

た。

【0046】また、制御パラメータ記憶回路にコマンド制御にかかると同時に測定結果を記憶し、これをセル送信速度暫時低下/増加コマンド発行タイミングの判断パラメータとするので、受信バッファフロー制御の精度を向上した。また、クロック周波数決定回路の周波数変換テーブルにエラー訂正時のモードを追加し、通常時のクロック周波数とエラー時のクロック周波数とを異ならせたので、制御コマンド発行判断/実行回路が再送要求するときのバッファ内残データの消費速度を通常時よりも低くし、データの欠落を防止している。

【0047】発明の実施の形態2

以下、発明の実施の形態2を図7～図9を用いて説明する。図7は発明の実施の形態2の装置のブロック図である。この発明の実施の形態2は、通信路を介して受信したオーディオ/ビデオデータに、送信側端末であらかじめ多重化された同期情報が含まれている場合のものである。この図の装置において、受信側端末が、この同期情報に基づき再生タイミング信号を送信側端末に從属同期させるとともに、この再生タイミング信号に基づきディジタルオーディオ/ビデオデータをリアルタイムで再生する。

【0048】図8は、この発明の実施の形態2の装置の動作を説明するための説明図である。図8に示す装置では、ネットワークインターフェース回路1でオーディオ/ビデオデータが受信されると、ネットワークインターフェース側のタイミング発生部でオーディオ/ビデオ再生タイミング発生回路6へ書き込まれる。このとき受信したオーディオ/ビデオデータには、送信側端末であらかじめ同期情報が多重化されている。オーディオ/ビデオ再生タイミング発生回路6で検出された同期情報は、オーディオ/ビデオ再生タイミング発生回路6で、入力されたオーディオ/ビデオ再生回路7に出力するとともに、分離された同期情報に基づき、送信側端末に從属同期させたオーディオ/ビデオ再生タイミング信号6bを出力する。

【0049】この様に送信側端末のタイミングに從属同期させたタイミング発生部でオーディオ/ビデオ再生を行うことにより、ネットワーク側で発生するジッタをある程度吸収できる。しかし、一般的にオーディオ/ビデオ再生タイミング発生回路6で検出されるジッタ量は小さく、その一方で公衆網などの大規模なネットワークでは多数のネットワーク交換機を経由するためジッタの大きな予測が困難なため、発生するジッタを十分に吸収できないおそれがある。

【0050】そこで、図7に示すように、発明の実施の形態2では、図8の装置におけるネットワークインターフェース回路1とオーディオ/ビデオ再生タイミング発生回路6との間に、発明の実施の形態1と同様の効果を得るための回路を付加したものである。ただし、再

生速度の変更方法が発明の実施の形態1とは異なり、オーディオ/ビデオ再生タイミング発生回路6へのデータ書き込みレートを変化させることによって再生速度の変更を行っている。

【0051】次に、図7を用いて、発明の実施の形態2の動作を説明する。送信側端末から送信されたディジタルオーディオ/ビデオ多重データはネットワーク通信路を介してネットワークインターフェース回路1で受信された後、不連続データ検出回路51へ入力されたデータの連続性をチェックされる。不連続データが検出されない場合、そのままバッファ書き込み回路2へ入力され、受信バッファ3に一旦書き込まれる。


【0052】残量計測回路61ではバッファ書き込み回路2とバッファ読み出し回路4の状態を観測しバッファ残量を算出し、教役機のレベル値としてクロック分周レート決定回路62へ出力する。クロック分周レート決定回路62では、残量計測回路61からの残量入力値を元に一定の重みをつけて割り出したクロック分周レート値をバッファ読み出し信号生成回路63へ入力する。バッファ読み出し信号生成回路63はプログラマブルバイナリ・レート分周器で構成され、所望のレートでバッファ読み出し制御信号63aを出力し、バッファ読み出し制御回路4へと入力される。バッファ読み出し制御回路4ではバッファ読み出し制御信号63aに従って、オーディオ/ビデオ多重化信号4aとデータ読み出し制御信号4bを送出する。

【0053】オーディオ/ビデオ再生タイミング発生回路6では、入力されたオーディオ/ビデオ多重化データに含まれる同期情報を検出/分離したオーディオ/ビデオ多重化データ6aをオーディオ/ビデオ再生回路7へ送るとともに、検出した同期情報を元にオーディオ/ビデオ再生回路動作クロック信号6bを修正する。オーディオ/ビデオ再生回路7では、入力されたオーディオ/ビデオ多重化データ6aをオーディオ/ビデオ再生回路動作クロック6bのタイミングでオーディオ/ビデオ再生回路動作クロック6bのタイミングでオーディオ/ビデオデータに分離/デコードした後、再生ビデオ出力信号7aおよび再生オーディオ出力信号7bとして出力し、図示しないビデオ表示装置およびオーディオ出力装置を介して視聴者へと伝えられる。


【0054】図7における残量計測回路61の動作および制御コマンド発行判断/実行回路41、制御パラメータ記憶回路42、不連続データ検出回路51の動作は発明の実施の形態1における動作と同一のため、ここでは説明を省略する。

【0055】クロック分周レート決定回路62では、残量計測回路61から入力された残量計測値61aを元にあらかじめ与えられていたクロック分周レート値62aにマップングされ、バッファ読み出し信号生成回路63に出力する。バッファ読み出し信号生成回路63では、バッファ書き込み制御回路2へのデータ書き込み信号51bの

【図1】



【図5】




A/V再生クロック
周波数決定回路

不連続データ検出回路

入力値	出力周波数
000	5.803MHz
001	5.922MHz
010	5.922MHz
011	6.000MHz
100	6.000MHz
101	6.018MHz
110	6.078MHz
111	6.200MHz
000	5.829MHz
001	5.804MHz
010	5.922MHz
011	5.922MHz
100	5.922MHz
101	6.000MHz
110	6.000MHz
111	6.111MHz


51c 22a

【図10】




(14)

【図8】



【図7】



(13)